Друга информация
УВОД 4
ГЛАВА 1. 6
ПРЕГЛЕД НА АРХИТЕКТУРНИТЕ И СХЕМОТЕХНИЧЕСКИ ОСОБЕНОСТИ НА СЪВРЕМЕННИТЕ FPGA-ЧИПОВЕ. АРХИТЕКТУРИ НА МУЛТИЯДРЕНИ СИСТЕМИ ВЪРХУ ЧИП. 6
1.1 Преглед на особеностите на FPGA чипа 6
1.2 Процесор KCPSM3 14
1.3 Архитектури на съвременните мултиядрени системи върху чип 18
ГЛАВА 2. 22
АРХИТЕКТУРНО И ФУНКЦИОНАЛНО ПРОЕКТИРАНЕ НА МУЛТИЯДРЕНИ СИСТЕМИ ВЪРХУ ЧИП, РЕКОНФИГУРИРУЕМИ СПОРЕД ИЗПЪЛНЯВАНИТЕ ЗАДАЧИ 22
2. 1 Подход за проектиране 22
2.2 UART модули за последователно предаване и приемане на данни по сериен интерфейс 23
2.3 Архитектурно и функционално проектиране на базовата мултиядрена система 32
2.4 Реконфигуриране на базовата система според изпълняваните задачи 43
ГЛАВА 3. 50
RTL - СИНТЕЗ И ИМПЛЕМЕНТИРАНЕ ВЪРХУ FPGA - ЧИП НА МУЛТИЯДРЕНИ СИСТЕМИ С ПОМОЩТА НА VHDL И РАЗВОЙНА СРЕДА WEBPACK. 50
3.1 Език за описание на хардуерната част 50
3.2 RTL-синтез. Принцип на работа 51
3.3 RTL-синтез на мултипроцесорните системи 53
3.4 Разположение на елементите върху чипа 57
3.5 Процеси по имплементиране на програмата на развойната платка и свързване на развойната платка с персонален компютър 62
3.6 Симулация на 8-портовата RAM памет 66
3.7 Симулация на работата на базовата многоядрена система при използване на едно от ядрата 66
3.8 Симулация на работата на базовата многоядрена система при използване на две от ядрата 69
3.9 Симулация на работата на базовата многоядрена система при използване на четири от ядрата 72
ГЛАВА 4. 74
РАЗРАБОТКА НА ПРОГРАМИТЕ НА АСЕМБЛЕР ЗА ПРОЦЕСОРНИТЕ ЯДРА PICOBLAZE, РЕАЛИЗИРАЩИ ИЗПЪЛНЯВАНИТЕ ЗАДАЧИ. АНАЛИЗ НА ЕКСПЕРИМЕНТАЛНИТЕ РЕЗУЛТАТИ 74
4.1 Задачи, решени с разработените мултиядрени системи 74
4.2 Разработване на програми на асемблерен език и тестово приложение за обмен на данни между компютъра и проектираните системи 79
4.3 Анализ на експерименталните резултати. Заключение. 84
ИЗПОЛЗВАНА ЛИТЕРАТУРА 91
ПРИЛОЖЕНИЕ 92
VDHL код на главния проект 92
Код на програмите на асемблер 115